Sigle: INF4023 Gr. 01

Titre: Architecture des ordinateurs I Session: Automne 2024 <u>Horaire et local</u> Professeur: Rahmani, Naim Mohamed

1. Description du cours paraissant à l'annuaire :

Objectifs

Au terme de cette activité, l'étudiante, l'étudiant aura acquis les connaissances de base de l'architecture, de la structure et des principes de fonctionnement d'un ordinateur.

Contenu

Architecture et organisation d'un ordinateur. Représentation des nombres, arithmétique en compléments et codes numériques. Les portes logiques et l'algèbre de Boole. Techniques de simplification des circuits. Analyse et conception de circuits logiques combinatoires : demi-additionneur, additionneur, comparateur, décodeur, multiplexeur. Les circuits logiques programmables PAL. Mémoire morte ROM. Concept de mémoire dynamique. Circuits logiques séquentiels. Les bascules, registres et compteurs. Introduction à la conception de la machine à états. Table et graphe des états et réduction des états, synthèse de circuits séquentiels. Introduction d'un outil de conception assisté par ordinateur. Ce cours comporte des séances obligatoires de travaux pratiques (TP) de trois heures par semaine.

Descriptif - Annuaire

2. Objectifs spécifiques du cours :

Ce cours couvre 1 des 12 qualités requises des diplômé(e)s telles que définies dans les normes d'agrément des programmes de génie au Canada (http://www.engineerscanada.ca/fr/ressources-en-matiere-dagrement) :

Qualité 1 : Connaissances en génie

- Acquisition des principes de base pour l'analyse et la synthèse des circuits numériques
- Étude des technologies de circuits intégrés
- Étude des composants de mémoire
- Introduction aux circuits numériques programmables et microprocesseurs

L'accent est mis sur les différentes fonctions des circuits intégrés plutôt que leur architecture interne.

3. Stratégies pédagogiques :

Toutes les activités auront lieu en mode présentiel.

- Présentation du contenu par le biais de cours magistraux.
- Disponibilité d'une page Moodle contenant le matériel du cours et les énoncés des travaux pratiques (TP).
- Séances de TP obligatoires : utilisation du logiciel Multisim.
- Les rapports de TP doivent être remis aux dates indiquées.
- Un examen de mi-session et un examen final.
- Les modalités de cours et d'évaluation sont sujettes à modification selon l'évolution de la situation sanitaire.

4. Heures de disponibilité ou modalités pour rendez-vous :

Sur rendez-vous par courriel: NaimMohamed.Rahmani@uqo.ca;

5. Plan détaillé du cours sur 15 semaines :

Semaine	Thèmes	Dates
	Introduction générale	
1	Introduction. Circuits logiques et l'ordinateur. Mémoire principale. Mémoires secondaires. Entrées/Sorties. Systèmes de numération, binaire, octal et hexa. Conversion d'une base à l'autre. Compléments de nombres. Arithmétique binaire. Codes ASCII, BCD et Gray.	03 sept. 2024
2	Systèmes numériques	10 sept. 2024
	Notions sur les circuits combinatoires. Algèbre de Boole. Portes logiques élémentaires : OU, ET, NON, N-OU, N-ET, OU-EX. Identités booléennes. Théorèmes de DeMorgan.	
3	Techniques de simplification des circuits logiques	
	Table de vérité. Formes Maxterms et minterms. Simplification algébrique. Simplification par tables de Karnaugh. Fonctions à quatre variables. Cas indéterminés.	17 sept. 2024
	Travail pratique I : Portes logiques (Groupe A) Lundi 16 sept. 2024	
4	Circuits logiques combinatoires	
	Procédure de conception. Additionneurs : Demi-additionneur et Additionneur complet. Soustracteurs. Convertisseurs. Procédure d'analyse. Circuits NAND. Circuits en NOR.	24 sept. 2024
	Travail pratique I : Portes logiques (Groupe B) Lundi 23 sept. 2024	
5	Applications I	
	Circuits MSI à logique combinatoire. Encodeurs. Décodeurs. Multiplexeurs. Démultiplexeurs. Implémentations basées sur le décodeur et le multiplexeur.	01 oct. 2024
	Travail pratique II : Simplification des circuits logiques (Groupe A) Lundi 30 sept. 2024	
6	Applications II	
	Mémoires : ROM, PROM, EPROM, EEPROM et composantes programmables : PLD, PLA, PAL.	08 oct. 2024
	Travail pratique II : Simplification des circuits logiques (Groupe B) Lundi 7 oct. 2024	
7	Semaine d'études	15 oct. 2024
8	Examen de mi-session	
	Travail pratique III : Circuits combinatoires : décodeurs, mux/demux (Groupe A) Lundi 21 oct. 2024	22 oct. 2024
9	Circuits logiques séquentiels	
	Classes de machines séquentielles. Bascules RS, D, T, JK. Bascules sensibles aux niveaux, aux transitions. Mémoire élémentaire (RAM), bascules tampons.	29 oct. 2024
	Travail pratique III : Circuits combinatoires : décodeurs, mux/demux (Groupe B) Lundi 28 oct. 2024	
10	Synthèse de circuits séquentiels synchrones	05 nov. 2024

	Diagrammes d'états. Table de vérité. Minimisation et codages des états. Entrées asynchrones. Analyse et conception de circuits séquentiels synchrones.	
11	Synthèse de circuits séquentiels synchrones (suite) Représentations de Moore et de Mealy. Applications des bascules JK, D et T. Exemple de conception d'un compteur de séquences binaires. Travail pratique IV : Éléments de base des circuits séquentiels (Groupe A) Lundi 11 nov. 2024	12 nov. 2024
12	Compteurs Compteurs synchrones et asynchrones. Compteurs croissants et décroissants. Compteurs à séquences non-binaires. Travail pratique IV : Éléments de base des circuits séquentiels (Groupe B) Lundi 18 nov. 2024	19 nov. 2024
13	Registres et mémoires Registres à décalage série et parallèle. Mémoires volatiles. Caractéristiques des principales familles (TTL, ECL, CMOS et NMOS). Travail pratique V : Les compteurs et registres (Groupe A) Lundi 25 nov. 2024	26 nov. 2024
14	Introduction aux circuits logiques programmables à haute densité (FPGA, CPLD, ASIC) Travail pratique V : Les compteurs et registres (Groupe B) Lundi 02 déc. 2024	03 déc. 2024
15	Examen final	10 déc. 2024

6. Évaluation du cours :

• Examen de mi-session : 30 %

• Examen final: 45 %

Travaux pratiques (5 Séances) : 25 % (une moyenne minimale de 50 % est exigée)

7. Politiques départementales et institutionnelles :

- Politiques relatives à la tenue des examens
- Note sur le plagiat et les fraudes
- Politique relative à la qualité de l'expression française écrite chez les étudiants et les étudiantes de premier cycle à l'UQO

• Absence aux examens : <u>cadre de gestion</u>, <u>demande de reprise d'examen (formulaire)</u>

Tolérance **ZÉRO** en matière de violence à caractère sexuel.

Le Bureau d'intervention et de prévention en matière de harcèlement (BIPH) a pour mission d'accueillir, soutenir et guider toute personne vivant une situation de harcèlement, de discrimination ou de violence à caractère sexuel. Le BIPH oriente ses actions afin de prévenir les violences à caractère sexuel pour que nous puissions étudier, travailler et s'épanouir dans un milieu sain et sécuritaire.

Vous vivez ou êtes une personne témoin d'une situation de violence à caractère sexuel ? Vous êtes une personne membre de la communauté étudiante ou une personne membre du personnel, autant à Gatineau qu'à Ripon et St-Jérôme, l'équipe du BIPH est là pour vous, sans jugement et en toute confidentialité.

Ensemble, participons à une culture de respect.

Pour de plus amples renseignements consultez UQO.ca/biph ou écrivez-nous au Biph@uqo.ca

8. Principales références :

- Référence principale : M. Morris Mano, <u>Digital Design</u>, Prentice-Hall, 2016.
- Référence facultative: John P. Hayes, <u>Introduction to Digital Logic Design</u>, Addison Wesley, 1993.

9. Page Web du cours :

https://moodle.uqo.ca